久久精品国产99久久,欧美五码在线,一区二区三区日韩精品,亚洲国产视频a

　　Nios II 處理器在SDRAM 中開辟幀緩沖(Frame buffer)，可以是單緩沖也可以是雙緩沖。以單緩沖為例。處理器將一幀圖像數(shù)據(jù)(640×480×2Bytes，RGB565，16bit)存入幀緩沖，然后將幀緩沖的首地址寫入到LCD 控制器，并啟動(dòng)LCD 控制器。該控制器自動(dòng)從傳來的首地址處開始讀取數(shù)據(jù)，并按照TFT 的格式輸出。圖中各模塊由 Avalon Bus 連接在一起。Avalon Bus 是一種簡(jiǎn)單的總線結(jié)構(gòu)，Nios II 處理器和各種外設(shè)都是通過Avalon Bus 連接在一起。由圖1 可以看出，作為Slaver 的SDRAM Controller 分別要受到Processor 和LCD Controller 的控制，為了解決總線沖突，Avalon Bus 自動(dòng)在有沖突的接口上加入了Arbitrator這樣一個(gè)仲裁模塊，用于合理分配總線時(shí)間，用戶通過改變每個(gè)模塊的權(quán)值來改變對(duì)其分配總線時(shí)間的多少。在這個(gè)系統(tǒng)中，SDRAM Controller 是影響整個(gè)系統(tǒng)性能的關(guān)鍵。以SDRAM 時(shí)鐘頻率為100MHz 計(jì)算，16bit 的SDRAM 其數(shù)據(jù)總帶寬為200MByte/s， 640×480×2Bytes×60Hz 的TFT LCD 要占用36MByte/s左右的帶寬，這對(duì)于還要處理其他任務(wù)的處理器來說是很大的影響。